书: https://pan.baidu.com/s/1XseSeFJwB_CgmZqmU5-_rQ?pwd=gb4u
笔记如下：
- “摩尔定律的终结迫使体系结构创新从工艺驱动转向设计驱动，能效比成为核心指标。”
- “存储墙问题：CPU性能每年提升52%，内存带宽仅增7%，层次化缓存是破局关键。”
- “Amdahl定律揭示：优化系统某部分获得的加速受限于该部分被使用的频率。”
- “RISC-V开放指令集证明：精简、模块化设计比复杂指令集更适应后摩尔时代。”
- “乱序执行通过动态调度隐藏延迟，但分支预测错误会导致20+周期惩罚。”
- “多核处理器面临‘暗硅’困境：受限于功耗，无法所有晶体管同时工作。”
- “SIMD（单指令多数据）向量化是提升数据级并行的经典方法，现代CPU支持512位向量。”
- “GPU的众核架构将80%芯片面积用于计算单元，成就10倍于CPU的吞吐量。”
- “RDMA（远程直接内存访问）技术让网卡绕过CPU直接读写内存，延迟降至1微秒级。”
- “非易失内存（NVM）模糊存储层次界限，提供字节寻址和持久化能力。”
- “数据中心体系结构的黄金法则：均衡设计（1:1:1的CPU/内存/网络带宽配比）。”
- “DSA（领域专用架构）如TPU，通过定制化计算单元实现数量级能效提升。”
- “内存一致性模型（如x86-TSO）定义多核间内存可见性，影响并发程序正确性。”
- “推测执行的安全隐患（如Spectre漏洞）揭示性能与安全的深层矛盾。”
- “CXL总线协议实现CPU与加速器内存一致性，构建异构计算统一地址空间。”
- “存算一体架构将计算单元嵌入存储器，突破冯·诺依曼瓶颈。”
- “量子噪声是量子计算机实用化的主要障碍，纠错码需消耗百万物理量子位。”
- “Roofline模型量化计算性能上限：受限于算力（峰值FLOPs）或带宽。”
- “敏捷芯片设计（如Chisel）将硬件开发周期从5年缩短至1年，加速架构创新。”
- “未来十年体系结构的四大挑战：能效墙、内存墙、编程墙、安全墙。”